设计以多种设计格式进行描述，像VHDL、Verilog HDL、 状态机和电子数据交换格式（Electronic Data Interchange Format，EDIF）。 逻辑级设计用一批布尔方程式来表示，门级设计，如网表，用互相连接的单元来表示。
基于28个网页-相关网页
应用推荐
模块上移
模块下移
不移动