The problem with the flip-flop menu is the same issue we identified with flip-flop buttons in Chapter 21— namely that users can't tell if it is offering a choice or describing a state.
这种滚翻式菜单项的问题和我们在第21章中讨论的滚翻按钮的问题一样，使用者无法分辨它是提供一个选择，还是描述一个状态。
DT flip- flop is a new type of full- function flip- flop and it can more conveniently be transformed into D flip- flop or T flip- flop.
DT触发器是一种新型的全功能触发器，可以较方便地变换为D触发器和T触发器。
The parallel loading of the flip-flop can be synchronous (i. e., occurs with the clock pulse) or asynchronous (independent of the clock pulse) depending on the design of the shift register.
触发器的并行加载可以是同步的(即在时钟脉冲到达时发生)或异步的(不依赖于时钟)，这取决于移位寄存器的设计。
The multiplexer allows selection of either the scan input or the data input for presentation at the input of the flip-flop.
该多工器提供选择该扫描输入端或该数据输入端任一者作为该触发器输入端。
The ECL OR-AND-gate can simplify a generalized ECL circuits structures, for example, an ECL double-edge-triggered D flip-flop.
作为常规ECL门的补充类型，常可用于简化一般ECL电路结构，例如ECL双边沿D触发器。
The SR Flip-Flop is a circuit with two cross-coupled NOR gates or two cross-coupled NAND gates.
标记有两种状态，而且是一个触发器的软件模拟。
Original conditions: Use D flip-flop (74 LS 74), " and" gate (74 LS 08), " or" gate (74 LS 32), non-gate (74 LS 04), three binary mod 5 counter design.
原始条件：使用D触发器（ 74LS 74 ）、“与”门 （ 74 LS08 ）、“或”门（ 74 LS32 ）、非门 （ 74 LS04 ），设计三位二进制模5计数器。
Original conditions: Use D flip-flop (74 LS 74), " and" gate (74 LS 08), " or" gate (74 LS 32), non-gate (74 LS 04), three binary mod 5 counter design.
原始条件：使用D触发器（ 74LS 74 ）、“与”门 （ 74 LS08 ）、“或”门（ 74 LS32 ）、非门 （ 74 LS04 ），设计三位二进制模5计数器。
应用推荐